45-nm? (Кирдык)

User avatar
KP580BE51
Уже с Приветом
Posts: 15007
Joined: 14 Jun 2005 11:50
Location: Ukraine

45-nm? (Кирдык)

Post by KP580BE51 »

ГЫ!
http://www.edn.com/article/CA6493083.html?nid=2551
The fascinating part today is that it is physically impossible for the printers, which work with 193-nm-wavelength light, to accurately transfer a 65-nm line from the mask to the wafer's surface. So designers use incredibly sophisticated tricks to make patterns on the mask that, when blurred and distorted by diffraction in the printing process, will end up being sort-of credible 65-nm-wide lines. These tricks include attaching "decorations" all over the line on the mask—bulges in the center, little whiskers at the corners, things that make a rectangle look more like an image in an ink-blot test. This in turn means that even if you can make one perfectly acceptable 65-nm-wide line, you may not be able to make another one right next to it. You may have to leave room for decorations in between.

Так что не отменили ни для кого волновую природу света! И значит что если и можно сделать транзюк в 35нм, то всё равно плотность транзюков сильно увеличить не получится.
User avatar
KVA
Уже с Приветом
Posts: 5347
Joined: 03 Feb 1999 10:01
Location: NJ, USA

Post by KVA »

А пацаны в Интеле то не в курсе и вовсю готовятся выпустить 45-нм проц через неделю. :)
User avatar
KP580BE51
Уже с Приветом
Posts: 15007
Joined: 14 Jun 2005 11:50
Location: Ukraine

Post by KP580BE51 »

KVA wrote:А пацаны в Интеле то не в курсе и вовсю готовятся выпустить 45-нм проц через неделю. :)

Ссылка таже, следующий абзац.
So today, "65 nm" or "45 nm" doesn't exactly refer to the line width, and certainly doesn't indicate how closely you can pack transistors together, although it does provide some indication of these things. Still, it is probably most accurate to say that the number is simply the name of the process, rather than the measure of any particular feature.
User avatar
vm__
Уже с Приветом
Posts: 11756
Joined: 10 Feb 2005 16:08
Location: CMH

Post by vm__ »

KP580BE51 wrote:
it is probably most accurate to say that the number is simply the name of the process, rather than the measure of any particular feature.
:great: Типа доски "two-by-four", ага, знакомо :mrgreen:
User avatar
flip_flop
Уже с Приветом
Posts: 4379
Joined: 20 Jun 2001 09:01

Post by flip_flop »

Ок- берем два функционально идентичных работающих чипа для демонстрации масштабирования технологических процессов. Время между демонстрациями - полтора года.

http://download.intel.com/pressroom/kit ... _FINAL.pdf
January 2006
Functional 45 nm SRAM Chip
0.346 μm2 cell size
153 Mbit density
>1 billion transistors

http://download.intel.com/pressroom/kit ... turing.pdf
September 2007
Functional 32 nm SRAM Chip
0.182 μm2 cell size
291 Mbit density
>1.9 billion transistors

По всем показателям имеем увеличение плотности в 1.9 раза. Не совсем 2, но и не "кирдык". Любителям "кирдыка" предлагается отложить оный где-то начиная с 15 нм или ниже.
User avatar
KP580BE51
Уже с Приветом
Posts: 15007
Joined: 14 Jun 2005 11:50
Location: Ukraine

Post by KP580BE51 »

flip_flop wrote:Ок- берем два функционально идентичных работающих чипа для демонстрации масштабирования технологических процессов. Время между демонстрациями - полтора года.

http://download.intel.com/pressroom/kit ... _FINAL.pdf
January 2006
Functional 45 nm SRAM Chip
0.346 μm2 cell size
153 Mbit density
>1 billion transistors

http://download.intel.com/pressroom/kit ... turing.pdf
September 2007
Functional 32 nm SRAM Chip
0.182 μm2 cell size
291 Mbit density
>1.9 billion transistors

По всем показателям имеем увеличение плотности в 1.9 раза. Не совсем 2, но и не "кирдык". Любителям "кирдыка" предлагается отложить оный где-то начиная с 15 нм или ниже.
Так со SRAM (или другими повторяющимися паттернами) проблем быть не должно.
User avatar
flip_flop
Уже с Приветом
Posts: 4379
Joined: 20 Jun 2001 09:01

Post by flip_flop »

KP580BE51 wrote:
flip_flop wrote:Ок- берем два функционально идентичных работающих чипа для демонстрации масштабирования технологических процессов. Время между демонстрациями - полтора года.

http://download.intel.com/pressroom/kit ... _FINAL.pdf
January 2006
Functional 45 nm SRAM Chip
0.346 μm2 cell size
153 Mbit density
>1 billion transistors

http://download.intel.com/pressroom/kit ... turing.pdf
September 2007
Functional 32 nm SRAM Chip
0.182 μm2 cell size
291 Mbit density
>1.9 billion transistors

По всем показателям имеем увеличение плотности в 1.9 раза. Не совсем 2, но и не "кирдык". Любителям "кирдыка" предлагается отложить оный где-то начиная с 15 нм или ниже.
Так со SRAM (или другими повторяющимися паттернами) проблем быть не должно.

SRAM используется для демонстрации потому что, во первых, это является имплементацией on-die кеша, который составляет достаточно большую долю процессора. Во вторых, "XY nm SRAM test vehicle includes all transistor and interconnect features to be used on XY nm microprocessors ". В третьих лейоут любого цифрового чипа достаточно регулярен, посмотрите, например лейоут Пенрина. Для аналоговых чипов проблем маштабирования больше, но основной бизнес лежит в области цифровых микросхем, которые используют все преимущества масштабирования.
User avatar
KP580BE51
Уже с Приветом
Posts: 15007
Joined: 14 Jun 2005 11:50
Location: Ukraine

Post by KP580BE51 »

flip_flop wrote:SRAM используется для демонстрации потому что, во первых, это является имплементацией on-die кеша, который составляет достаточно большую долю процессора.

Сильно упрощенную имплементацию.

Во вторых, "XY nm SRAM test vehicle includes all transistor and interconnect features to be used on XY nm microprocessors ". В третьих лейоут любого цифрового чипа достаточно регулярен, посмотрите, например лейоут Пенрина.

На что смотреть? Я лично регулярность только в памяти, или там MOSFET какой-то хитрый могу себе представить. А к примеру блок FPU уже совсем не будет регулярной структурой.
Это будет означать что производительность памяти будет расти, а у процессоров процесс роста производительности уже закончился?
Для аналоговых чипов проблем маштабирования больше, но основной бизнес лежит в области цифровых микросхем, которые используют все преимущества масштабирования.

Вы как-то плавно перешли от проблем интерференциальной литографии к масштабированию.
User avatar
flip_flop
Уже с Приветом
Posts: 4379
Joined: 20 Jun 2001 09:01

Post by flip_flop »

Удвоение плотности транзисторов на кристалле каждые два года (закон Мура), демонстрируется вначале на примере тестовых чипов [SRAM] а затем проявляется на примере ширпотребовских микропроцессоров. Например, тестовый чип 45 нм [SRAM] в начале 2006 года - массовый ширпотребовский микропроцессор с повышенной производительностью [Penryn] в конце 2007 года. Затем новая архитектура на тех же 45 нм. 32 нм [SRAM] сегодня - 32 нм массовый ЦПУ с повышенными показателями завтра. "Кирдыка" пока нет. Ваш тезис о невозможности массовых чипов на 45 нм и 32 нм с примерно удвоенными плотностями транзисторов для каждого нового процесса успешно опровергается промышленностью.

Все, засим раскланиваюсь как минимум на неделю, работать буду только как модератор. Кому то надо работать на "невозможных" или "обманчивых" ХY нм, кому то хочется развивать теорию так популярного на форуме "кирдыка".

Return to “Наука и Жизнь”